
一、构建方式

串行进位加法器的硬件逻辑实现

加数 X		X_7	X_6	X_5	X_4	X_3	X_2	X_1	X_0
加数 Y		Y_7	Y_6	Y_5	Y_4	Y_3	Y_2	Y_1	Y_0
进位 C	$C_{7+1=8}$	$C_{6+1=7}$	$C_{5+1=6}$	$C_{4+1=5}$	$C_{3+1=4}$	$C_{2+1=3}$	$C_{1+1=2}$	$C_{0+1=1}$	C_0
+									
和数 S		S_7	S_6	S_5	S_4	S_3	S_2	S_1	S_0

可使用8个一位全加器FA通过进位串联得到8位串行进位加法器




注：每一位之间需要沟通的信息，是低位向高位的进位值，所以将进位作为通道，将若干一位加法器串联起来即可

二、溢出检测

1. 对于无符号数：最高位的进位即为检测指标
2. 对于有符号数：
   - 法一：对比操作数与结果的符号位
   - 法二：对比符号位的进位与最高数值位的进位

   注：对于无符号数，上图的结构已可检测，只需检测最后的进位即可；对于有符号数，我们采用法二

考虑将符号位进位、最高数值位进位连接到同一异或门



进一步地，如果想让上图结构一并实现加减法呢：

对于补码的减法[[3.4 定点数的加减运算——补码运算规则]]，我们知道可以转化成加法，但是需要求出减数的相反数的补码，求法为：所有位取反，而后末尾加1

注：这里规定Y为减数


- **所有位取反**：不难想到，可以使用异或操作取反，与1异或则实现取反，与0异或则不变，于是：我们有可以控制输入信号的0、1取值，来规定目前是加法还是减法运算
- **末尾加1**：我们知道当输入1时（做减法），使用异或，实现了所有位取反。但此时还需要末尾加1，所以不难想到，我们正可以使用输入的1作为最低位的又一个输入，从而巧妙地实现了末尾加1操作！！！

注：最原始的图里，我其实在思考C0的值怎么确定，难道默认为0吗，原来是埋下了伏笔！！！

$$[X]_{补} - [Y]_{补} = [X]_{补} + [-Y]_{补} = [X-Y]_{补}$$

全部位取反


然后末位加1



$$[X]_{补} - [Y]_{补} = [X]_{补} + [-Y]_{补} = [X-Y]_{补}$$

全部位取反

然后末位加1




当$Sub = 0$时，相当于低位进位C_0为0，不影响加法运算结果

三、串行加法器的性能


分析FA0：

串行进位加法器的性能

可使用n个一位全加器
FA通过进位串联得到
n位串行进位加法器




假设基本逻辑门 OR、AND 的传播延迟为$1T$
假设复合逻辑门 XOR 的传播延迟为$3T$
假设仅考虑逻辑门的传播延迟，
不考虑信号在线路上的传播时延




分析FA1：

串行进位加法器的性能

可使用n个一位全加器
FA通过进位串联得到
n位串行进位加法器




假设基本逻辑门 OR、AND 的传播延迟为$1T$
假设复合逻辑门 XOR 的传播延迟为$3T$
假设仅考虑逻辑门的传播延迟，
不考虑信号在线路上的传播时延



以此类推：

串行进位加法器的性能

可使用n个一位全加器FA通过进位串联得到n位串行进位加法器



在n位串行进位加法器中，每个高位的一位全加器FA的运算依赖于相邻低位的一位FA的进位C_{i+1}，因此所有一位FA不能并行运行，其时间关键延迟为$(2n+4)T$，与串行进位加法器的位数n呈线性关系，当n较大时性能较差。

真题

问题1、2

【2011年 题43】假定一个8位字长的计算机中运行如下C程序段：

```
unsigned int x = 134;
unsigned int y = 246;
int m = x;
int n = y;
unsigned int z1 = x - y;
unsigned int z2 = x + y;
int k1 = m - n;
int k2 = m + n;
```

若编译器编译时将8个8位寄存器R1~R8分别分配给变量x、y、m、n、z1、z2、k1和k2。请回答下列问题。（提示：带符号整数用补码表示。）

86H 90H 7CH

1. 执行上述程序段后，寄存器R1、R5和R6的内容分别是什么（用十六进制表示）？−122 −112
2. 执行上述程序段后，变量m和k1的值分别是多少（用十进制表示）？
3. 上述程序段涉及带符号整数加/减、无符号整数加/减运算，这四种运算能否利用同一个加法器辅助电路实现？简述理由。
4. 计算机内部如何判断带符号整数加/减运算的结果是否发生溢出？上述程序段中，哪些带符号整数运算语句的执行结果会发生溢出？ 最后一条语句执行时会发生溢出

解析：

变量	x	y	m	n	z1	z2	k1	k2
寄存器	R1	R2	R3	R4	R5	R6	R7	R8
机器码	86H	F6H	86H	F6H	90H	7CH	90H	7CH
符号	无	无	有	有	无	无	有	有
真值	134	246	−122	−10	144	124	−112	124

(R1) = 86H = 1000 0110 = 128 + 6 = 134

(R2) = F6H = 1111 0110 = 240 + 6 = 246

(R3) = 86H = 1,000 0110 = 1,111 1001 + 1 = 1,111 1010 = −122

(R4) = F6H = 1,111 0110 = 1,000 1001 + 1 = 1,000 1010 = −10

(R5) = 90H = 1001 0000 = 144

(R6) = 7CH = 0111 1100 = 124

(R7) = 90H = 1,001 0000 = 1,110 1111 + 1 = 1,111 0000 = −112

(R8) = 7CH = 0,111 1100 = 124

问题3、4

【2011年 题43】假定一个8位字长的计算机中运行如下C程序段：

```
unsigned int x = 134;
unsigned int y = 246;
int m = x;
int n = y;
unsigned int z1 = x - y;
unsigned int z2 = x + y;
int k1 = m - n;
int k2 = m + n;
```

若编译器编译时将8个8位寄存器R1~R8分别分配给变量x、y、m、n、z1、z2、k1和k2。请回答下列问题。（提示：带符号整数用补码表示。）


86H 90H 7CH

1. 执行上述程序段后，寄存器R1、R5和R6的内容分别是什么（用十六进制表示）？−122 −112
2. 执行上述程序段后，变量m和k1的值分别是多少（用十进制表示）？
3. 上述程序段涉及带符号整数加/减、无符号整数加/减运算，这四种运算能否利用同一个加法器辅助电路实现？简述理由。
4. 计算机内部如何判断带符号整数加/减运算的结果是否发生溢出？上述程序段中，哪些带符号整数运算语句的执行结果会发生溢出？ 最后一条语句执行时会发生溢出

解析：

变量	x	y	m	n	z1	z2	k1	k2
寄存器	R1	R2	R3	R4	R5	R6	R7	R8
机器码	86H	F6H	86H	F6H	90H	7CH	90H	7CH
符号	无	无	有	有	无	无	有	有
真值	134	246	−122	−10	144	124	−112	124

可使用n个一位全加器FA通过进位串联得到n位串行进位加法器




在n位串行进位加法器中，每个高位的一位全加器FA的运算依赖于相邻低位的一位FA的进位C_{i+1}，因此所有一位FA不能并行运行，其时间关键延迟为$(2n+4)T$，与串行进位加法器的位数n呈线性关系，当n较大时性能较差。

$[X]_{补}-[Y]_{补}=[X]_{补}+[-Y]_{补}=[X-Y]_{补}$

全部位取反

然后末位加1

可控(通过Sub)加减法电路



当$Sub=0$时，相当于低位进位C_0为0，不影响加法运算结果

本节课的内容就是回答问题3